## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-208790

(43) Date of publication of application: 26.07.1994

(51) Int. CI.

G11C 11/407 G11C 11/41 H03K 5/13 H03K 19/0948

(21) Application number : **05-003011** 

(71) Applicant: TOSHIBA CORP

(22) Date of filing:

12.01.1993


(72) Inventor: TAKASHIMA DAIZABURO

## (54) SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To sustain high speed operation while suppressing stand-by current even when a low voltage internal power supply is employed by setting a threshold for a MOS transistor and setting the power supply variably at the time of

CONSTITUTION: Nodes N1 and N3 have L levels whereas nodes N2 and N4 have H levels. When the threshold voltages V11, V14 of TrQ1, Q4 having source- drain applied with Vcc (cut off) are kept at high levels for the inverters in two preceding stages, stand-by current can be restricted to 1µA, for example. The stand-by current increases even if the source-drain voltage exceeds the threshold voltages V12, V13 of TrQ2, Q3. Consequently, the threshold voltages V12, V13, can be lowered without increasing leak current at the time of stand-by. Leak current of an active transistor increases when the V12, V13 are lowered but the



leak can be neglected to some extent because of high active current of memory.

## LEGAL STATUS

[Date of request for examination]

01, 12, 1999

[Date of sending the examiner's decision 21.05.2002

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's 2002-11282

decision of rejection]

[Date of requesting appeal against 20. 06. 2002

examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-208790

(43)公開日 平成6年(1994)7月26日

(51)Int.Cl. <sup>5</sup> G 1 1 C 11/4		庁内整理番号	F I	技術表示箇所
11/4 H 0 3 K 5/1		4239-5 J 6866-5L 6866-5L	G 1 1 C 11/34	3 5 4 F A
		審査請求	未請求 請求項の数3 OL	(全 12 頁) 最終頁に続く
(21)出願番号	特顯平5-3011		(71)出願人 000003078 株式会社東芝	

(22)出願日

平成5年(1993)1月12日

神奈川県川崎市幸区堀川町72番地

(72)発明者 髙島 大三郎

神奈川県川崎市幸区小向東芝町 1 番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

#### (54) 【発明の名称】 半導体装置

## (57) 【要約】

【目的】 内部電源を低電圧化した場合にも高速動作を 保ち、且つスタンドバイ電流を低く抑えることのできる 半導体装置を提供すること。

【構成】 消費電流が大きいアクティブ時と消費電流が 極めて小さいスタンドバイ時が存在し、スタンドバイ時 には一定の"H"レベル又は"L"レベルに固定になっ ている接続ノードをソース又はドレインとする、pチャ ネル及びnチャネルのMOSトランジスタを有する半導 体装置において、同一チャネルのMOSトランジスタに 関し、スタンドバイ時にカットオフするトランジスタQ 1, Q4 のしきい値Vt1, Vt4を、スタンドパイ時にオ ンするトランジスタQ2, Q3のしきい値Vt2, Vt3よ りも高く設定 (Vt1>Vt2, | Vt4>Vt3|) してなる ことを特徴とする。



ャネルのMOSトランジスクに関し、スクンドバイ時に カットオフするトランジスタのしきい値を、スタンドバ イ時にオンするトランジスクのしきい値よりも高く設定 したことを特徴とする。ここで、本発明の望ましい実施 態様としては、次のものがあげられる。

【0011】(1) 同一チャネルのMOSトランジスタに 関し、しきい値が低い方のトランジスタのチャネル幅 を、しきい値が高い方のトランジスタのチャネル幅より 小さく設定すること。

【0012】(2) NOR, NANDなどMOSトランジ スタが直列接続されており、スタンドバイ時にこの直列 回路がカットオフする場合には、直列接続のトランジス タの少なくとも1個のしきい値電圧を高くすること。

【0013】また、本発明(請求項3)は、消費電流が 大きいアクティブ時と消費電流が極めて小さいスタンド バイ時が存在し、スタンドバイ時には一定の"H"レベ ル又は"L"レベルに固定になっている接続ノードをソ ース又はドレインとする、pチャネル及びnチャネルの MOSトランジスタを有する半導体装置において、スタ 統している Vcc電源側を、スタンドバイ時に Vccの電位 よりも下げ、スタンドバイ時にカットオフするnMOS トランジスタが接続しているVss電源側を、スタンドバ イ時にVssの電位よりも上げ、かつスタンドパイ時にオ ンする p M O S , n M O S に接続する各電源側の電位を 変えないことを特徴とする。ここで、本発明の望ましい 実施態様としては、次のものがあげられる。

【0014】(1) NOR, NANDなどMOSトランジ タスが直列接続されており、その端にVcc, Vssがある 場合、スタンドバイ時にカットオフする直列回路では、 そのVccを下げ、Vssを上げること。

【0015】(2) pチャネル及びnチャネルのMOSト ランジスタからなるセルが複数個配置されたコア回路が 複数個股けられている場合、アクティブ時となっても選 択されないコア回路は、スタンドバイ時にカットオフす るpMOSトランジスタが接続しているVcc電源側と、 スタンドバイ時にカットオフするnMOSトランジスタ が接続しているVss電源側を、スタンドバイ時と同じ電 位に保持すること。

#### [0016]

【作用】本発明(簡求項1,2)によれば、スタンドバ イ時にカットオフするトランジスタ及びオンするトラン ジスタのしきい値を上述のように設定することにより、「 次のような作用を奏する。例えば、カットオフするトラ ンジスタのしきい値を変えずに、オンするトランジスタ のしきい値を低くすることにより、スタンドバイ時にお けるリーク電流を増やすことなく、高速化をはかること が可能となる。逆に、オンするトランジスタのしきい値 を変えずに、カットオフするトランジスタのしきい値を 高くすることにより、高速動作を阻害することなく、ス 50 レベル、ノードN2 , N4 が "H" レベルとなってい

タンドバイ時におけるリーク電流を抑制することが可能

【0017】低電圧化した場合、両トランジスタのしき い値を下げると、スタンドバイ時のリーク電流が問題と なるが、カットオフするトランジスタのしきい値をスタ ンドパイ電流が低減できる程度に高くし、オンするトラ ンジスタのしきい値をアクティブ時の電流が大幅に増大 しない程度に低くすることにより、スタンドパイ電流を 抑制しつつ高速動作を実現することが可能となる。

【0018】また、しきい値電圧が低いトランジスタの 10 チャネル幅を狭くし、しきい値電圧が高いトランジスタ のチャネル幅を広くすることにより、スタンドバイから アクティブのゲート遅延をアクティブからスタンドバイ へのゲート遅延と同じくらいにでき、LSI全体での動 作スピードを速くすることが可能となる。

【0019】本発明(請求項3)によれば、スタンドバ イ動作において、入力が"L"レベルでカットオフする nMOSトランジスタに接続するVssの電位を上げるこ とにより、ゲート入力は"L"レベルになったままなの ンドバイ時にカットオフするpMOSトランジスタが接 20 で、ゲート・ソース間電圧はマイナス電位となる。従っ て、このnMOSトランジスタのしきい値電圧を低くし てもカットオフ特性は大幅に改善し、リーク電流を抑え ることができる。

> 【0020】pMOSも同様に、スタンドバイ動作にお いて、入力が"H"レベルでカットオフするpMOSト ランジスタに接続するVccの電位を下げることにより、 ゲート入力は "H" レベルのままなので、ゲート・ソー ス間電圧はカットオフする方向に進む。従って、このp MOSトランジスタのしきい値電圧を低くしてもカット 30 オフ特性は大幅に良くなり、リーク電流を抑えることが できる。

【0021】このように、スタンドバイ時にカットオフ するMOSトランジスタのしきい値を下げることがで き、これによりVccの電位を従来より下げても高速動作 が実現でき、かつスタンドバイ時のリーク電流を抑える ことが可能となる。

## [0022]

【実施例】以下、図面を参照して、本発明の実施例を説 明する。

40 【0023】まず、請求項1の発明の実施例について説 明する。図1は、本発明の第1の実施例に係わるメモリ 一般の回路の一部の論理ゲートを示す。これは、3段の インパータの例である。

【0024】前記図16に示したようにメモリはアクテ ィブとスタンドパイ状態が存在し、スタンドパイ時は、 メモリチップ中の殆どの回路はある一定の値を持つ。即 ち、各ノードが"H"レベルのVcc又は"L"レベルの Vssとなっている。

【0025】図1の例では、ノードN1, N3が"L"

る。このときに前2段のインバータを見ると、ソース・ ドレイン間にVccが付加されている(カットオフしてい る) トランジスクQ1 , Q4 のしさい値電圧 Vtl, Vt4 を高いまま(従来のしきい値電圧)としておけば、スタ ンドバイ電流を例えば1μΑに抑えることができる。そ して、ソース・ドレイン間の電圧がOVの(オンしてい る) トランジスタQ2, Q3 のしきい値電圧 Vt2, Vt3 を低くしてもスタンドバイ電流は増加しない。

【0026】上記の理由から、スタンドバイ時における を低下させることができる。 Vt2, Vt3を下げると、ア クティブ時のトランジスタのリーク電流の増大が起こる が、前記図17に示すようにメモリのアクティブ電流は 大きく、一般に数10mA~数100mAもあるので、 多小のリーク電流があっても無視できる。例えば1mA のリーク電流を許すと、Vt2, Vt3のしきい値電流は、 図15 (c) よりO. 3 Vにまで低下できる。これは同 じく図15 (c) より Vt1, Vt4のリークが 1 μ A とす ると、0.6 Vのしきい値電圧が必要な点を考えると Vt1-Vt2=0. 3 V, |Vt4|-|Vt3|=0. 3 V 20  $\times (1/K) \times 2$ となる。即ち、

Vt1 > Vt2, |Vt4| > |Vt3|となる。

【0027】このときのゲート遅延を、図2に示す。図 2において、(a)は従来の全Vtが高い場合を示し、

(b) (c) は本実施例の場合を示している。図2

(b) において、ディレイd1, d3 は従来通りである が、ディレイd2, d4 はVt2, Vt3が低くできるため ゲート遅延は小さく、アクティブ状態からスタンドバイ 状態の変化時に高速化している。

【0028】ここで、しきい値が低く高速のトランジス タQ2 、Q3 において、その速度が速い分、チャネル幅 W2, W3 を小さくして速度を落とす。そして、この域 ったWをしきい値が高く低速のトランジスタQ1, Q4 に振り分けて、W1, W4 を大きくしてQ1, Q4 を高 速化することができる。

【0029】即ち、W1 >W2, W4 >W3 とすれば、 図2 (c) に示すディレイd1, d2, d3, d4 共、図2 (a) のディレイ d l、d 2、d 3、d 4 より V ccミニマム時 には遅延を小さくして高速化することができる。

【0030】図3は、本実施例のVccミニマムでのゲー ト遅延時間を示す。従来の例えばVt = 0. 6 Vの時の 遅延を(1) に示す。これに対して全部をVt = 0.3に した時の遅延を(3) に示すが、この場合はスタンドバイ 電流が多くなる。本実施例はVt = 0.3と0.6の2 通りを、pMOS, nMOSの両方に適用している。そ して、従来のQ1, Q2, Q3, Q4 のWをW1 =W, W2 = W, W3 = 2 W, W4 = 2 Wとした場合で、本実 施例のVccミニマム時のVt = 0. 6 Vのトランジスタ 

Q3 のトランジスタのスピードがK倍高速の場合、

W1 = 2KW/(K+1)

W2 = 2W/(K+1)

W3 = 4 W/K + 1

W4 = 4 KW/(K+1)

【0031】とし、W1/W2 = K倍, W4/W3 = K 倍として、Q1 , Q4 のチャネル幅をQ2 , Q3 のチャ ネル幅よりK倍してやりアクティブ→スタンドパイ,ス タンドパイ→アクティブのスピードを同一にする。この リーク電流を増やすことなく、しきい値電圧 Vt2, Vt3 10 場合、アクティブ→スタンドバイ, スタンドパイ→アク ティブの遅延はおおよそ次のようになる。即ち、スタン ドバイ→アクティブの遅延は、本実施例で

> $(K+1) / 2KW + ((K+1) / 4KW) \times 2$ 従来例で

 $(1/W) + (1/2W) \times 2$ 

となり、本実施例の方が従来例よりも2K/(K+1) 倍速くなる。また、アクティブ→スタンドバイの遅延 は、本実施例で

 $\{(K+1)/2W\} \times (1/K) + \{(K+1)/4W\}$ 

従来例で

 $(1/W) + (1/2W) \times 2$ 

となり、スタンドパイ→アクティブの場合と同様に、本 実施例の方が従来例よりも2K/(K+1)倍速くな る。即ち、従来の遅延を1とすると全トランジスタVt =0.3の遅延は1/Kで本実施例の遅延は(K+1) /2Kとなるので、本実施例の遅延は

 $\{1 + (1/K)\}/2 = (K+1)/2K$ で中間のスピードとなる。図 3 は(1)と(3)の中間に・ 30 (2)が来ることを示している。

【0032】このように本実施例によれば、スタンドバ イ時にカットオフするトランジスタQ1 , Q4 のしきい 値Vtl, Vt4はそのままなので、スタンドバイ時のリー ク電流は低減できる。また、アクティブ時には大きなア クティブ電流が流れるので、アクティブ時にオフする (スタンドパイ時にオンする) トランジスタ Q2 , Q3 のしきい値Vt2,Vt3はアクティブ電流に比べ低ければ よいため、しきい値Vt2, Vt3は低くできる。よって、 アクティブからスタンドバイへ変わる時のゲート遅延時 間は大幅に短くなり、低Vccでも高速化することができ る。即ち、スタンドパイ時におけるリーク電流を増やす ことなく高速化をはかることができる。

【0033】また、しきい値電圧が低いトランジスタQ 2. Q3 のチャネル幅を狭くし、しきい値電圧が高いト ランジスタQ1, Q4 のチャネル幅を広くすることによ り、スタンドバイからアクティブのゲート遅延をアクテ ィブからスタンドバイへのゲート遅延と同じくらいにで き、これによりLSI全体での動作スピードを速くする ことができる。

【0034】図4及び図5の(a)~(c)は、それぞ

れ本発明の第2の実施例を示す。これは、本発明をイン パータばかりでなくNANDやNORゲートに適用した 例である。

【0035】NANDでは、図4(a)(b)に示すように出力がスタンドバイ時に"H"となる場合、スタンドバイ時にカットオフするnMOSトランジスタのしきい値Vtを高くし、図4(c)に示すように出力がスタンドバイ時に"L"となる場合、スタンドバイ時にカットオフするpMOSトランジスタのしきい値Vtを高くする。ここで、出力がスタンドバイ時"H"の時、直列のnMOSトランジスタは少なくとも1つがしきい値Vtが高ければよい。

【0036】NORでは、図5 (a) に示すように出力がスタンドバイ時に"H"となる場合、スタンドバイ時にカットオフするnMOSトランジスタのしきい値Vtを高くし、図5 (b) (c) に示すように出力がスタンドバイ時に"L"となる場合、スタンドバイ時にカットオフするpMOSトランジスタのしきい値Vtを高くする。ここで、出力がスタンドバイ時"L"の時、直列のpMOSトランジスタは少なくとも1つがしきい値Vtが高ければよい。

【0037】このように本発明は、インバータに限らず各種のLSIに適用することができ、第1の実施例と同様の効果が得られる。また、第1の実施例と同様に、しきい値Vtの低いものはチャネルWを小さくし、Vtの高いものはWを大きくすればより有効である。

【0038】図6は、本発明をDRAMに適用した第3の実施例を示す。この例では、スタンドバイ時、(1/2)Vccのプリチャージの場合はソース・ドレイン間が0Vなので、全てのトランジスタのしきい値Vtを低くできる。

【0039】図7は、本発明の第4の実施例を示す。これは、本発明をDRAMのカラムデコーダに適用した例である。全てスタンドバイのノードの電位に基づいて、 Vtの高低及びWの大きさを変えることにより高速化することができる。

【0040】以上のように請求項1の発明は、全てのスタンドバイ時にノードが固定の回路に適用できる。しかも、一部動作マージンの厳しい所にはnMOS,pMOS両方にVtの低いものを用いても、全体のリーク電流には影響しないので、本発明はチップ全体をVccが低い動作では有効である。

【0041】次に、請求項3の発明の実施例について説明する。図8は、本発明の第5の実施例に係わるメモリー般の回路の一部の倫理ゲートを示す。これは、4段のインバータの例である。

【0042】前配図16に示したようにメモリはアクティブとスタンドバイ状態が存在し、スタンドバイ時は、メモリチップ中の殆どの回路はある一定の値を持つ、即ち、各ノードが"H"レベルのVcc又は"L"レベルの 50

Vssとなっている。

【0043】図8の例では、ノードN1, N3, N5が "L"レベル、ノードN2, N4が"H"レベルとなっ ている。このとき、トランジスクQn1, Qn3のnMO S、Qp2, Qp4のpMOSには、ソース・ドレイン間に 従来の方式では高い電位差が発生している。

8

【0044】本実施例では、このQn1、Qn3の電源のVssをチップ内部制御のVss1とし、Qp2、Qp4の電源のVccをチップ内部制御のVcc1とし、スタンドバイ時には、Vcc1をVccより低くして、Vss1はVssより高くすることを特徴としている。これによりスタンドバイ時には、例えばQn1のゲート・ソース間電位はVss-Vssl(Vss1>Vss)のため、Vss-Vssl-Vt<-Vtとなり通常のトランジスタのしきい値V1で、ゲート・ソース間が0Vのトランジスタよりカットオフ特性が大幅に改善される。

【0045】例えば、Vt = 0.3 VでもVss-Vssl-Vt = 0.3 - 0.3 = - 0.6 で、従来のVt = 0.6 Vのトランジスタの特性と同じになる。これにより、回路全体のしきい値電圧を下げられるので、図9に示すようにゲート遅延時間は大幅に短縮され、従来のVtよりも低いVccでLSIが動作可能となり、しかもスタンドバイ電流を従来と同様に抑えることができる。勿論、アクティブ時には、Vssl, VcclのノードはVss, Vccの電位に戻され、通常のLSIと同じ動作方法となる。

【0046】図10(a)は第5の実施例におけるVss 1, Vccl の発生回路、図10(b)はこの回路におけ る信号波形図を示す。図10(b)に示すようにφ1, 30 φ2のクロックをRASと同期させて動作することによ り、アクティブ時には、

Vccl = Vcc, Vssl = Vss スタンドバイ時には、

Vccl < Vcc, Vssl > Vss'

となる。 $\phi$ 1,  $\phi$ 2 によりスタンドバイ時にはQp5, Qn5を切ることにより、自動的にVcc1, Vss1 の電位はVcc以下、<math>Vss以上になる。

【0047】また、図11はメモリに適用した模式的な 構成例を示している。周辺回路のスタンドバイ時にカッ 40トオフするMOSトランジスタは共通線L1及びL2に 接続され、各コア回路のスタンドバイ時にカットオフと なるpMOSトランジスタの一方の端子はトランジスタ Q11,Q21,~,Q31を介して共通線L1に接続され、 各コア回路のスタンドバイ時にカットオフとなるnMO Sトランジスタの一方の端子はトランジスタQ12,Q2 2,~,Q32を介して共通線L2に接続されている。そ して、共通線L1はトランジスタQ01を介して電源Vcc に接続され、共通線L2はトランジスタQ02を介して電 源Vssに接続されている。

【0048】そして、スタンドバイ時はトランジスタQ

01, Q02がオフで、共通線L1 はVcc1 の電位、共通線 L2 はVssl の電位となり、アクティブ時はトランジス タQ01、Q02がオンで、共通線L1 はVccの電位、共通 線L2 はVssの電位となる。さらに、アクティブ時にお いて、例えばコア回路1はトランジスタQ11、Q12がオ ンでVccとVssの電位となり、トランジスタQ11, Q12 がオフではVcc1 とVss1 の電位となる。なお、この図 には示さないが、周辺回路及び各コア回路の必要な部分 には電源Vcc及びVssが接続されている。

【0049】このような構造では、共通線L1, L2 に 10 多数のコア回路がつながるため、スタンドパイ→アクテ ィブ時やアクティブ→スタンドバイ時に大きな駆動電流 が必要となる。そこで各コア回路と共通線L1, L2 と の間にトランジスタQ11~Q32を設置し、選択するコア 回路のみトランジスタをオン・オフするようにしてい る。

【0050】このような構成であれば、スタンドパイと アクティブとの切り換えの際に全てのコア回路でVcc, Vssの電位を変更するのではなく、一部のコア回路でV cc、 Vssの電位を変更するため、スタンドパイ→アクテ ィブ時やアクティブ→スタンドパイ時における消費電流 を大幅に低減することができる。

【0051】図12及び図13は、本発明の第6の実施 例を示す。図12(a)~(c)はNANDゲートの各 スタンドバイ時の固定ノードでの、Vssl, Vcclの利 用法を示す。図13 (a) ~ (c) はNORゲートの例 を示す。この他、他の論理ゲートでも同じであるが、ス タンドバイ時出力が"H"の時は、Vssの代わりにVss 1 を用い、スタンドパイ時出力が "L" の時は、Vccの 代わりにVccl を用いればよい。

【0052】図14は本発明の第7の実施例を示し、こ れはDRAMのカラムデコーダの例である。図12及び 図13の記号を用いて示してある。これも、図12及び 図13で説明したルールに従い同様に実現することがで きる。なお、本発明は上述した各実施例に限定されるも のではなく、その要旨を逸脱しない範囲で、種々変形し て実施することができる。

[0053]

【発明の効果】以上詳述したように本発明によれば、M OSトランジスタのしきい値の設定やスタンドバイ時の 40 Vcc, Vss…内部電源 電源Vcc、Vssの可変設定を行うことにより、スタンド バイ時の消費電流低減と高速動作という相反する問題を

解決することができ、内部電源を低電圧化した場合にも 高速動作を保ち、且つスタンドパイ電流を低く抑えた半 導体装置を実現することが可能となる。

10

【図面の簡単な説明】

【図1】本発明の第1の実施例に係わるメモリ回路の一 部の論理ゲートを示す図。

【図2】第1の実施例におけるゲート遅延を示す図。

【図3】第1の実施例におけるVccミニマムでのゲート 遅延時間を説明するための図。

【図4】本発明をNANDに適用した第2の実施例を示

【図5】本発明をNORに適用した第2の実施例を示す

【図6】本発明をDRAMに適用した第3の実施例を示 す。

【図7】本発明をDRAMのカラムデコーダに適用した 第4の実施例を示す図。

【図8】本発明の第5の実施例に係わるメモリ回路の一 部の倫理ゲートを示す図。

【図9】第5の実施例に用いるVssl, Vccl の発生回 路を示す図。

【図10】第5の実施例におけるゲート遅延時間を説明 するための図。

【図11】第5の実施例をメモリに適用した模式的な構 成例を示す図。

【図12】本発明をNANDに適用した第6の実施例を

【図13】本発明をNORに適用した第6の実施例を示 す図。

【図14】本発明をDRAMのカラムデコーダに適用し 30 た第7の実施例を示す図。

【図15】従来の問題点を説明するための図。

【図16】従来のインバータの回路構成を示す図。

【図17】従来のSRAM及びDRAMのスタンドバイ 時とアクティブ時における電流の変化を示す。


【符号の説明】


Q1, Q2 , Qn1~Qn5… n MOSトランジスタ


Q3, Q4 , Qpl~Qp5… p MO S トランジスタ

N1 ~N5 …ノード


Vccl, Vssl …内部制御電位









[図7]




【図8】



[図10]



[図11]



【図12】

$$(a) \qquad {}^{*}L^{n} \qquad \Longrightarrow \qquad {}^{*}L^{n} \qquad \Longrightarrow \qquad {}^{*}L^{n} \qquad \Longrightarrow \qquad {}^{*}V^{cc} \qquad {}^{\vee}V^{cc} \qquad {}^{$$